High NA EUV光刻的成败
ASML和它的一众供应商够牛，硬是把High NA EUV光刻机做出来了。和镜面尺寸，激光功率，机台体积一起膨胀的，是它的高昂售价，高昂的运维成本。技术上讲，它的先进性不容置疑，把人类大规模商业化精细加工的准头推进到了纳米-皮米的边界（1纳米等于1000皮米。用光刻辅以刻蚀等工艺建七八纳米厚度/宽度的“墙/柱”或“沟/孔”，再用沉积生长等工艺造纳米或亚纳米厚度的“墙皮”或“米浆粿/千层糕”）。但在产业界能否成功，我看还得过几个门槛。除了光胶，焦深，光功率，掩膜优化修正检测，量测及运动控制精度，污染与缺陷控制等技术/材料因素，还有一些与芯片设计相关的考量，
1，EDA软件商（芯片设计工具/软件平台生产商，主要是Synopsys， Simens/MentorGraphics，Cadence这三家）的支持程度。这次的技术革新中，High NA EUV光刻机从掩膜到晶圆光胶平面，纵横两个方向的微缩倍率不同（以往两方向都是4倍的缩小，现在是一个方向四倍，另一个方向八倍，如果我没记错的话），光学衍射特性，掩膜特性，就比以前复杂了。另一方面，旧的芯片设计图样，要转而使用High NA EUV工艺的话，不再是像以前那样整体缩小一圈了（当然不只是缩小一下那么简单），而是一个方向缩小得多，另个方向缩得少。或者说，从7nm到5nm到3nm（只是工艺节点的名称，与实际尺寸关系不大【实际工艺中，栅级间距四五十纳米，金属线宽一二十纳米，“墙皮/脸皮”厚度纳米到亚纳米，各关键尺寸大不相同】，就像小黄文里的二三十厘米，除了驴会相信，谁会真的相信呢），对芯片生产设备/材料/工艺是挑战，对芯片设计也是挑战（设计版图等比例微缩之外，还要克服一堆与工艺相关的设计优化问题，芯片电路设计要做些修改）；那么，从3nm到2nm到1nm，则面临一系列难度陡升成本暴涨的挑战。其中一项，正是因为两个方向上的光刻特性差异变大，芯片电路和版图的设计规则（Design Rule）可能出现了多年来最大的一次跃变。EDA供应商需要对他们的设计平台进行一系列复杂的更新优化，才能适应High NA EUV工艺的要求，才能令大部分常用的芯片功能模块设计（俗称IP模块，小到典型的门电路，大到通讯模块，大小核CPU模块等等）能够在适当修改之后得以重用（re-use）。如果EDA平台还不能大致成熟的支持High NA EUV工艺，就没有什么芯片设计商会考虑High NA EUV工艺。ASML，Zeiss，IMEC， Intel，TSMC，三星，ARM，苹果，英伟达，AMD，高通，博通（华为也能加入就更好了，可惜）等头部设备玩家、制造工艺玩家、设计玩家，需要跟EDA巨头们加紧合作，及早让High NA EUV工艺平台、设计平台成熟起来，在这个过程中，需要巨大的初始投入，成功早晚是会成功的，但如果成功来得太迟，一些玩家可能会退出（甚至因为巨大的研发财务消耗而破产），研发开支无法分摊，剩下的玩家就会处于更加艰难的境地，甚至可能让整个芯片产业都被拖慢，High NA生态系统迟迟无法成型，后来者、次要玩家们连关注的兴趣都会失去。如果万一其它的芯片制造工艺路线（比如纳米印刻，电子束直写等）越过一些里程碑，High NA EUV就真有胎死腹中的可能性。
我不知道当今芯片业主要玩家对于High NA EUV的热度。估计是不会太热情。Intel这愣头青（一堆高级精英的集合体，想像一下刘备的智囊团里有了100个诸葛亮，结果就是互相倾轧成了一堆乌合之众 - 创造性超前，组织性滞后，成了零散的、碎片化的精英寡头们的一团混战），连手头上的一堆EUV机台和工艺都还整得不太明白，却在急吼吼的要拉High NA EUV机台进厂，我猜台积和我一样等着看好戏。人家还愿意付点戏票钱。
上面说的主要是技术上的可行性。技术的成熟度给了玩家们七八成的信心之后，研发的重心就转移到“经济性”上了。试想，如果High NA EUV EDA平台的价格暴涨（EDA商们确实为之投入了巨大精力财力），二三线芯片设计商、芯片用户们肯定能躲多远躲多远。诚然，头部玩家们可以利用High NA EUV的高门槛，在一个时期内垄断High NA EUV工艺及市场，但没有广大二三线玩家的支持，没有足够的产能、销量规模，最终用户和市场“不认账”的话，头部玩家真的有足够健康的财务状况支持他们一路玩下去吗？恐怕在High NA EUV产出的芯片赢利之前，头部玩家们已经“内伤”到奄奄一息了。这真是芯片业的一场“世界大赌局”，多数充当看客，少数蒙眼烧钱。
要降低High NA EUV设备采购成本，工艺开发成本，芯片设计成本，恐怕需要一些“长线投资机构”的长期巨量的前期投入。我猜，要养熟High NA EUV生态链，恐怕需要数千亿美元级别的投资。谁愿意，又有能力押这个宝？极致高性能，极致低功耗，极致小面积，这样的芯片的应用场景及规模在哪里？人工智能，机器学习，大数据处理，云端与终端处理，这些要进一步发展，瓶颈是在算力与功耗上吗（还是在于成本效益，传输存储）？芯片制造设备、芯片工艺的发展有没有“过度超前”的问题？投资者在做决策时都不得不考虑这些因素。我没有去找更多更专业的文章，对软件生态、数据生态也很陌生，只是直觉芯片加工设备与工艺、芯片设计的发展有一点“误入藕花深处”的意思 了。
美国希望占据高科技生态链的制高点，想吃独食（High NA EUV光刻机首先向Intel交货，搞不好又是美国政府搞的鬼），但现在高科技行业研发投入的门槛太高，就算以一国之力来投入，还是十分吃力，只能分工。美国目前至少卡住了EUV激光器和EDA两根脖子。但他们不满足，希望把High NA EUV光刻制造工艺也能够由Intel领先开发，让Intel“弯道超车”，超越TSMC和三星。台积三星自然不希望自己在（低NA）EUV上的成熟经验及市场领先地位被侵蚀，就像当年美日搞157nm光刻机（从193进化到157，光源要变，激光传输、投影系统要变，光胶要变），台湾搞193nm浸没（液浸）式光刻（跟ASML一起搞的，以成熟的193nm干式光刻设备及工艺为基础）；还有美国想搞400mm（晶圆直径）生产线时，台湾继续坚持成熟的300mm生产线；从这些事例都能够看到台湾人基于成熟技术“稳扎稳打”的习惯，看似“慢一步”，却得到了市场的认可，得到了更快更好的投资回报。所以我猜对High NA EUV的热情，应该是ASML最高，然后是Intel，接下来是三星，然后才是台积电。EDA三巨头对High NA EUV的热度，我猜不会很一致，也不会太高。欧洲对这个High NA EUV生态的热情，因为ASML，Zeiss，IMEC这几个玩家主要是欧洲的（EDA三巨头之一的Mentor Graphics虽然被德国西门子收购了，但我仍然觉得Mentor是美国公司），他们也掐着两三根脖子呢，所以他们还是愿意花钱的。日本在EUV领域的研发一直没有止步，所以他们应该也愿意继续投入。韩国则像平头哥像泰迪一样，什么都敢上，什么都敢怼，所以High NA EUV的班车他们说什么也会挤上去。中国如果有机会的话一定也想上车，可惜他们不给票，中国只能开着自己的大拖车在后面远远的跟着，一边开，一边在里头打铁。那么，美欧日韩台，他们几家合力，足以支撑High NA EUV生态建设的前期开支吗？要是“不惜代价，不惜工本”，那肯定是没问题。但是，试想，如果现有的低NA EUV，浸液式193可以满足芯片市场的绝大部分要求，那么High NA EUV恐怕就是“长期扶不起的阿斗”。这个担忧不消除，美欧日韩台对High NA EUV的投资就会像美国拖欠联合国会费一样，High NA EUV就是大白象，变成拖拉机。要不，请牛国派出特种人员，把全球的低NA EUV全都像北溪管线一样炸个洞，喂盐水？嗯，这倒是个好主意，已经被历史和现实证明了的好主意。要不再简单点，请黑客们出手就好了，把Low NA EUV全黑成废铁。
好吧，Hign NA EUV要成功，必须得先有Hign NA EUV信仰才行。有没有信仰，看看ASML /Intel /TSMC /Synopsys这些公司近期的股价就行。现在看来是没有信仰的。那能不能这么搞：“预售”High NA EUV工艺产能，扩大股东范围，请客户企业（苹果，AMD，NVIDA，高通，博通，华为等），请客户政府（日韩台中国大陆印度等），都来给钱。
谁能来打造Hign NA EUV信仰，谁能把Hign NA EUV打造成芯片制造业的明天，打造成摩尔定律的“救世主”呢？需求侧，开发新的高性能低功耗应用场景和消费习惯；供给侧，则得从降低设备、工艺、软件/设计的成本这三个主要方面来入手。
光刻机的昂贵价格一时半会儿是降不下来了，但可以考虑“租借/分期付款”等商业资本模式，降低有野心有能力的芯片制造厂们加盟High NA EUV的门槛。租赁吗，三五年下来，设备商收到的总货款，是大于一次性买断的货款的，所以供应商应该也欢迎，当然，我印象中的ASML在财务上是十分保守的（估计就是怕遭人骗，怕被人坑，怕人家耍赖，然后对自己的新设备新功能不是特别有信心），希望他们能够灵活一些。
新工艺开发的成本，也是很难降下来的，对于TSMC，Intel，三星这些主要客户来说，那是战略性投资，还可以寻求政府的资金支持。另一个思路是“以旧工艺养新工艺”：不止是成熟工艺芯片制造上得来的利润，还可以包括售卖成熟工艺制程给二三线芯片制造商获取的资金。Intel走的大概是始终追求高端工艺高端产能的路子（不知道他们怎么处理“旧”生产线的）；TSMC则是综合利用成熟工艺与先进工艺，向不同层级的客户提供不同水平又都具备良好性价比的选择。TSMC这种“全谱系代工”的路子，商业上不能说不成功，但从产业生态的角度来看，则有垄断之嫌。想大小通吃，恐怕会招致一些政府力量的压制，还不如“仗义疏财”，把较成熟的，利润率较低的工艺，以合理的价格扩散出去（既有旧产线也可以卖一些出去），这就降低了政治风险，同时还能腾出人手，抠出钱财投入到高利润的尖端生产线，以及未来产线的投资。完成芯片生产的初期、中期工艺开发之后，芯片价格就更多的取决于生产规模和良率了。
EDA软件（设计平台）的价格，芯片设计的成本，在更大程度上取决于设计平台的销售规模，取决于设计生产出来的芯片的销售规模。这就需要更多芯片设计商的加入。哪里市场最大，人才最多呢？绝对少不了中国。就算在硬件上（EUV芯片生产环节）继续卡着中国，但在芯片设计方面卡中国就是更严重的弊大于利了。
总之，没有规模，就没有High NA EUV的成功之日。说到规模，人们一定不会忘记全球最大的单一国家新兴经济体 - 中国。
最近工作生活忙碌充实，这篇文章断断续续写了几天，又一知半解，比较杂乱和啰嗦。见谅了。 6park.com
顺便说，美国佬不是担心中国把EUV光刻用于“军事用途”，危及美国“国家安全”，不允许ASML出口EUV光刻机到中国嘛，那么，中国可以搞个“特区/特厂”做“纯商用”芯片制造，可以请ASML，请美方派代表来监督，确保没有用于“军用”，这样，EUV光刻机（不管低NA高NA）的市场陡然加大，上规模才能降成本嘛，不仅ASML欢迎，整个行业也欢迎吧。 6park.com


评分完成：已经给 魏习加 加上 100 银元！